PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-142887

(43)Date of publication of application: 28.05.1999

(51)Int.CL

G02F 1/136 H01L 29/786

(21)Application number: 09-313283

(71)Applicant : MATSUSHITA ELECTRIC IND CO

(22)Date of filing:

14.11.1997

I TD

(72)Inventor: NAKAGAWA TAKESHI


NISHIHARA MASATANE

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress breakdown due to static electricity generated among a bus line, a source wiring, a pixel electrode, and a TFT part even when cell assembly is executed such as the printing of an orientation film, the curing of the orientation film and rubbing and to reduce the generation of a defect due to static electricity generated after the completion of an array substrate.

SOLUTION: A surrounding pattern 11 is formed by using a conductor or a semiconductor so as to twodimensionally surround a bus line 18. Even when static electricity is generated among the bus line 18, the source wiring 12 and the TFT 14 in a process after the completion of the array substrate and discharge is generated due to its voltage difference, the discharge is shielded by the pattern 11, so that the breakdown in the TFT 14 due to static electricity can be suppressed.



LEGAL STATUS

[Date of request for examination]

11 11 2004

Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-142887

(43)公開日 平成11年(1999)5月28日

(51) Int.Cl.6		識別記号	FΙ	
G02F	1/136	500	G 0 2 F 1/136 5 0 0	
H01L	29/786		H01L 29/78 612B	
		300		

審査請求 未請求 請求項の数2 OL (全 5 頁)


(21)出顧番号	特膜平9-313283	(71)出顧人	000005821 松下電器産業株式会社
(22)出顧日	平成9年(1997)11月14日		大阪府門真市大字門真1006番地
		(72)発明者	
			大阪府門真市大字門真1006番地 松下電 産業株式会社内
		(72) 発明者	西原 正胤
			大阪府門真市大字門真1006番地 松下電 産業株式会社内
		(74)代理人	弁理士 松村 博

(54) [発明の名称] 液晶表示装置

(57)【要約】

【課題】 配向膜印刷,配向膜硬化,ラビングなどのセ ル組立を実施しても、バスラインとソース配線、画素電 極、TFT部間に発生する静電気による破壊を抑制する ことができて、これによりアレイ基板の完成以降の静電 気による不良の発生を低減することができるようにす る。

【解決手段】 バスライン18を2次元的に囲み込むよ うに、導体あるいは半導体を使用して囲い込みパターン 11を形成する。この囲い込みパターン11を設けるこ とにより、アレイ基板の完成以降の工程においてバスラ イン18とソース配線12、TFT14との間に静電気 が発生し、その電圧差が起因して放電が生じても、その 放電が囲い込みパターン11によって遮蔽されることに なるため、TFT14における静電気による破壊を抑制 することができる。



【特許請求の範囲】

【請求項1】 画素電極と薄膜トランジスタが2次元的 に配され、ガラス基板上に薄膜トランジスタを駆動する ためのドライバ用集積回路チップを直接実装するアレイ 基板を備える液晶表示装置において、前記ドライバ用集 積回路の信号供給配線を囲い込むように導体あるいは半 導体によって囲い込みパターンを形成したことを特徴と する海県素売装置。

1

【請求項2】 前記囲い込みパターンを、前記アレイ基 板におけるソース配線あるいはゲート配線の共通ライン 10 に電気的に接続したことを特徴とする請求項1記載の液 晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、透明画素電極と薄膜トランジスタを2次元に配してなるアレイ基板を備えた液晶表示装置に関するものである。

[0002]

【従来の技術】近年、液晶を用いた表示装置は各方面に 広く使用されており、特に薄膜トランジスタ(以下、T FTと称する)を用いた液晶表示装置に関する技術は急 速に進歩している。

【0003】図4は従来の被晶表示装置の液晶表示パネルの構成を説明するための断面図であり、41は映像信券を書き込むための下下を用いたマトリクス型のアレイ基板、42は液晶43の動作を制御するための基準電圧を与える対向電極(以下、CFと称する)であって、液晶43はアレイ基板41における画業電極とCF42間の電界により光を偏光させる。

[0004] 以上のように構成された液晶表示装置にお 30 けるアレイ基板 41の構成、すなわちガラス基板上にド ライバ用 1 C チップ(TFTに信号を供給するための集 積回路)を直接実装する工法(チップ・オン・グラス工 法)を用いたアレイ基板 41の構成について図3を用い で説明する。

【0005】図3は図4のアレイ基板の配置パターンを示す平面図であり、図3において、ソース配線12は、TFT14に色信号を供給するための複数本の配線であって、ソースドライバ用1C(以下、ソースICと称する)16の出力部にそれぞれ結線されており、ゲート配線13は、TFT14にオン・オフ信号を供給するための配線であって、ゲートドライバ用1C(以下、ゲートICと称する)17の出力部にそれぞれ結線されている。またソース1C16やゲートIC17には、それぞれに対して電源、基準電圧、色信号、クロック信号、スタート信号などを供給するための信号供給配線(以下、バスラインと称する)18が設けられている。なお、19はフレキシブルブリント基板(以下、FPCと称する)である。

[0006]

【発明が解決しようとする課題】 前記従来のアレイ基板 に対して配向膜印刷、配向膜硬化、ラビングなどのセル 観立を実施する際に、配向膜印刷、基板の加熱炉、位置 規制およびラビング装置などのステージから剥離すると き、あるいはラビングなどの摩擦時には、 静電気が発生しやすく、その静電気によって前記パスライン18と、ソース配線12、 画楽電極、 TFT14間に大きな電位 差が発生して、 下FT14 において静電気破滅が発生するという問題を有していた。

【0007】本発明は、前記従来の問題を解決するものであり、配向談印刷、配向談呼化、ラビングなどのセル 組立を実施しても、バスラインとソース配線、画素電 極、TFT部間に発生する静電気による破壊を抑制する ことができて、これによりアレイ基板の完成以降の静電 気による不良の発生を低減することができるようにした 液晶表示装置を提供することを目的とする。

[0008]

40

【課題を解決するための手段】前記目的を達成するため に、本発明の液晶表示装置は、アレイ基板において、バ スラインを2次元的に囲み込むパターンを進体あるいは 半導体によって形成し、静電気による放電を防止するよ うにしたものである。このパターンの形成方法として は、成膜、フォトリソグラフ、エッチングなどの方法を 用いる。また前記囲い込みバターンを、ソース配線ある いはゲート配線の共通ラインに接続することにより、電 気的に同電位なシールド電極を形成したものであって、 この構成により、バスラインに発生した静電気が、万 一、ソース配線側に放電したとしても、その放電をバス ラインを囲み込んだ導体あるいは半導体にて形成された 囲い込みパターンとの間のみにて止めることできるた め、静電気による放電を遮蔽することが可能となり、 T FTの静電気破壊を抑制することができる。 [0009]

【発明の実施の形態】本発明の請求項1記載の発明は、 画素電極と薄膜トランジスタ(TFT)が2次元的に配され、ガラス基板上に薄膜トランジスタを駆動するための ドライバ用集頓回路チップを直接実装するアレイ基板を 備える液晶表示装置において、前記ドライバ用集積回路 の信号供給配線(バスライン)を囲い込むように導体ある いは半導体によって囲い込みパターンを形成したことを 特徴とし、この構成によって、バスラインに発生した静 電気によるTFT側への放電が囲い込みパターンによっ て遮断されるため、TFTの静電気破壊を抑制すること ができる。

【0010】 請求項2記載の発明は、前記囲い込みバターンを、前記アレイ基板におけるシース配拠の ート配線の共通ラインに電気的に接続したことを特徴とし、この構成によって、放電遮断が良好な状態で行われるように、電気的に同電位なシールド電機を形成するこ50 とができる。

【0011】以下、本発明の実施形態を図面を参照して 説明する。

【0012】図1は本発明の第1実施形態を説明するた めの液晶表示装置におけるアレイ基板の配置パターンを 示す平面図であり、図1において図3に示す部材に対応 する部材には同一の符号を付している。

【0013】図1において、12はTFT14に色信号 を供給するためのソース配線、13はTFT14にオン /オフ信号を供給するためのゲート配線、15はソース 配線 1 2 の共通ライン、 1 6 はTFT 1 4 に色信号を供 10 給するために実装されているソースIC、17はTFT 14にオン/オフ信号を供給するために実装されている ゲートIC、18は、ソースIC16およびゲートIC 17にそれぞれ設けられて、駆動系信号を供給するため のバスライン 19はFPC実装部である。

【0014】さらに、11は、バスライン18を2次元 的に囲み込むように、導体あるいは半導体を使用して、 成膜、フォトリソグラフ、エッチングなどの方法により 形成した囲い込みパターンであって、この囲い込みパタ ーン11は、ソース配線12の共通ライン15に電気的 20 に接続されていて、ソース配線12と同電位になってい る。

【0015】このように囲い込みバターン11を設ける ことにより、アレイ基板の完成以降の工程においてバス ライン18とソース配線12、TFT14との間に静電 気が発生し、その電圧差が起因して放電が生じても、そ の放電が囲い込みパターン11によって遮蔽されること になるため、TFT14における静電気による破壊を抑 制することができる。

【0016】図2は本発明の第2実施形態を説明するた 30 めの液晶表示装置におけるアレイ基板の配置パターンを 示す平面図であり、図2において図3に示す部材に対応 する部材には同一の符号を付している。

【0017】図2において、12はソース配線、13は ゲート配線、14はTFT、15はソース配線12の共 通ライン、16はソースIC、17はゲートIC、18 はバスライン、19はFPC実装部である。

【0018】さらに、21は囲い込みパターンであっ て、バスライン18だけでなく、シール印刷部のCF (対向電極)との高さ調整用のダミー配線パターン22を 40 も含めて、2次元的に囲み込むように、適体あるいは半 導体を使用して成膜、フォトリソグラフ、エッチングな どの方法により形成されたパターンである。この囲い込 みパターン21は、ソース配線12の共通ライン15に 電気的に接続されていて、ソース配線12と同電位にな っている。

【0019】このように囲い込みパターン21を設ける ことにより、アレイ基板の完成以降の工程でバスライン 18, 高さ調整用のダミー配線パターン22と、ソース 配線12, TFT14との間に静電気が発生し、その電 50 43 液晶

圧差が起因して放電が生じても、その放電が囲い込みパ ターン21によって遮蔽されることになるため、TFT 14における静電気による破壊を抑制することができ

【0020】以上のように本実施形態によれば、 I Cチ ップなどが実装され、しかもICの駆動系信号を供給す る配線パターン(バスライン)を囲み込むようにパターン を設けることにより、セル組立時の静電気による破壊を 防ぐことができる。

【0021】また前記実施形態においては、ソース配線 側に囲い込みパターンを形成するように説明したが、ゲ ート配線側でも前記と同様に実施してもよいことは言う までもない。

【0022】さらに前記実施形態においては、ガラス基 板上における1 面付けの構成にて説明したが、多数個の TFTパネルを並べた構成においても適用することがで きる。

[0023]

【発明の効果】以上説明したように、本発明によれば、 バスラインを囲み込む導体もしくは半導体にて形成され た囲い込みパターンを設けることにより、バスラインに 発生した静電気が、万一、TFT部側に放電したとして も、このバスラインを囲み込んだ囲い込みパターンにお いて遮断することができるため、アレイ基板の完成以降 の工程における静電気不良の発生を抑制することが可能 になり、生産性上で静電破壊を防止することが可能な液 晶表示装置の提供を実現できる。

【図面の簡単な説明】

【図1】本発明の第1実施形態を説明するための液晶表 示装置のアレイ基板の平面図

【図2】本発明の第1実施形態を説明するための液晶表

【図3】従来の液晶表示装置のアレイ基板の配線パター ンの平面図

【図4】液晶表示装置における液晶表示パネルの基本構 成を示す断面図

【符号の説明】


11,21 囲い込みパターン

示装置のアレイ基板の平面図


- 12 ソース配線
- 13 ゲート配線 14 TFT
 - 15 ソース配線の共通ライン
 - 16 Y-XIC
 - 17 ゲートIC
 - 18 バスライン
 - 19 フレキシブルプリント基板(FPC)実装部
 - 22 ダミー配線パターン
 - 4.1 アレイ基板
 - 42 対向電極(CF)

4.4 液晶表示パネル

[図1]



[図2]



[図4]

